# 무엇을 언제 읽었나

## 잔차와 기준 차이를 나눈다
phase p의 count 전압 V_p,count와 극한값 V_p,lim을 구분한다. d_p = V_p,count−V_p,lim은 동적 잔차, b_p = V_p,lim−V₀는 정적 기준 차이, e_p = d_p+b_p = V_p,count−V₀다. count 관측은 각 ramp 시작 시점이다.

## Reset에서 Signal을 뺀다
D_dark = e_R−e_S = V_R,count−V_S,count다. 두 phase의 공통 V₀가 소거된다. 이 값은 부호 있는 결정론적 차이이며 독립 random noise처럼 RSS 합산하지 않는다. 공통 이동과 phase별 차동 이동이 다르게 보이는 이유다.

## V₀와 V_lim은 어디서 오나
D437에 따라 V₀와 phase별 V_lim은 실제 상태와 저장 전하를 보존한 정착 계산으로 구한다. 해당 phase 상태를 복사해 그 조건을 유지한 별도 확인 계산이며, 더 기다린 상태를 실제 readout sequence에 되돌려 넣지 않는다. 도통이 끊긴 FD의 상태를 잃는 단순 DC 재초기화로 대체하지 않는다. V₀는 reset ON FD 전압이나 VPIX가 아니다. reset 해제·SEL 동작과 반영된 feedthrough·boosting·injection 이후, TG 동작 전 comparator 입력의 read 정착값이다.

## 기준값이 없을 때 무엇이 남나
V₀를 구할 수 없으면 V₀에 의존하는 b_p와 e_p만 미평가다. 두 count가 유효하면 D_dark는 그대로 남는다. V_p,lim이 없으면 그 phase의 d_p와 b_p 분해는 미평가지만, V₀가 있으면 e_p는 계산할 수 있다. V₀가 없어도 유효한 count와 V_p,lim이 있으면 d_p는 독립적으로 계산된다. 누락된 기준을 0, 이상 전압, clipping을 지운 대체 회로로 채우지 않는다. EX13은 V₀와 V_S,lim이 없을 때 D_dark = 500 µV와 d_R = 800 µV가 유지되는 사례다.

## 정착 미확인과 정착점 부재는 다르다
실제 count 시점의 미정착은 유효한 분석 결과일 수 있다. 정착을 확인할 관측이 부족한 것을 물리적 정착점 부재나 수치 실패로 바꾸지 않는다. 정착점 부재는 근거가 확보된 경우에만 판정하며 단순 solver 실패나 관측 시간 부족만으로 선언하지 않는다. 자료·상태 부족, 모델 적용 범위 이탈, 정착 미확인, 근거 있는 부재, 수치 실패는 서로 다른 상태다. 아래 실험의 ‘미평가’ 표시는 fixture 설명용이며 최종 결과 enum이 아니다.

## LSB를 단위로 읽기
교육 예제에서는 양의 환산 스케일 V_LSB를 지정하고 D_dark/V_LSB를 연속적인 fractional LSB로 표시한다. 정수 ADC 코드를 생성하거나 window 바깥 값을 clipping하지 않는다. 실제 프로젝트의 ADCSAT·AG·span 관계와 comparator 절대 window는 별도로 연결해야 한다.

## 결과 상태는 여러 축이다
계산 가능 여부, 자료 적용성, 회로·ADC 조건, 설계 합격 여부는 다른 질문이다. 아래 window 예제는 count 전압이 지정 구간 안인지 관찰할 뿐 제품 합격을 뜻하지 않는다. V_lim이나 CG가 없더라도 유효한 count 전압을 지우지 않는다. 이 실험은 공급한 합성 값의 의존성만 보여주며, 정착값을 계산하는 평형·안정성 판정 알고리즘은 후속 실행 명세다.