01한 문장으로

이미지센서 픽셀은 빛을 전자로 바꾸어 모아 둔다. readout 회로는 그 전자의 수를 세어 숫자로 바꾼다. 이 교재는 두 번째 일, 곧 "얼마나 정확하고 조용하게 셀 수 있는가"를 다룬다.

전자를 직접 하나씩 셀 수는 없다. 그래서 회로는 전자를 전압으로 바꾸고, 그 전압을 멀리 있는 회로까지 옮기고, 정해진 순간에 표본을 뜬 다음, 마지막에 숫자로 바꾼다. 단계마다 신호를 나르는 물리량이 바뀐다.

024T 픽셀의 한 번의 읽기

대표적인 픽셀인 4T 픽셀(transistor 4개)은 다음 순서로 읽는다. 아래 시뮬레이터에서 단계 버튼을 하나씩 눌러 보자.

• Reset: RST 스위치를 켜서 FD를 정해진 전압으로 맞춘다. 칠판을 지우는 일과 같다.
• Reset 읽기: RST를 끈 뒤 출력을 한 번 읽는다. "빈 칠판"의 값이다.
• 전송: TG를 켜서 포토다이오드의 전자를 FD로 옮긴다. 전자는 음전하이므로 FD 전압이 내려간다.
• Signal 읽기: 다시 읽는다. 이번에는 "글씨를 쓴 칠판"의 값이다.
• 빼기(CDS): 두 값의 차이가 빛에 비례하는 신호다.

03왜 두 번 읽어서 빼는가

Reset 스위치를 끄는 순간, FD에는 매번 조금씩 다른 양의 전하가 남는다. 전하가 열 때문에 흔들리기 때문이다(kT/C noise, 12장). 이 무작위 성분은 한 번만 읽으면 그대로 신호에 섞인다.

그런데 이 성분은 reset 읽기와 signal 읽기에 똑같이 들어 있다. 그래서 두 값을 빼면 사라진다. 이것이 상관 이중 표본화(correlated double sampling, CDS)의 핵심이다. 시뮬레이터에서 kT/C를 켜고 끄며 CDS 결과가 바뀌지 않는 것을 확인해 보자.

04두 가지 오차

readout 설계는 결국 두 종류의 오차를 줄이는 일이다.

• Noise: 읽을 때마다 다르게 나타나는 무작위 성분이다. 평균은 0이고 "얼마나 퍼져 있는가"(RMS)로 말한다.
• 정착 오차(settling error): 출력이 최종값까지 다 가기 전에 읽어서 생기는 차이다. 같은 조건이면 매번 같은 방향, 같은 크기로 나타난다.

시뮬레이터에서 column 정착 τ를 키워 보자. 출력이 표본 시점까지 다 따라오지 못해 CDS 결과가 이상값에서 벗어난다. 이 차이는 무작위가 아니라 정착 오차다. 06·07장에서 자세히 다룬다.

두 오차는 같은 회로를 공유한다. 예를 들어 FD를 작게 만들면 전자 하나가 만드는 전압이 커져 noise에 유리하지만, 동작 범위나 다른 회로의 부담이 바뀔 수 있다. 이 교재는 이런 연결을 장마다 실험으로 확인한다.

01한 문장으로

MOSFET은 gate 전압으로 채널(전자의 길)을 만들었다 지웠다 하는 수도꼭지다. 픽셀의 SF, reset 스위치, column의 전류원, ADC의 비교기까지 readout 회로의 거의 모든 소자가 MOSFET이다. 이 장은 회로를 해석하는 데 필요한 만큼만 MOS를 정리한다. 소자 내부의 더 깊은 물리는 CIS Pixel Device Physics 교재가 다룬다.

02Gate가 채널을 만든다

NMOS는 p형 실리콘 위에 얇은 산화막을 깔고 그 위에 gate 전극을 올린 구조다. 양옆에는 전자가 풍부한 source와 drain이 있다.

Gate에 양(+) 전압을 걸면 산화막 바로 아래로 전자가 끌려와 얇은 전자 층이 생긴다. 이 층이 source와 drain을 잇는 반전 채널(inversion channel)이다. 채널이 생기기 시작하는 gate 전압이 문턱전압(threshold voltage) $V_{th}$이고, 그보다 더 건 만큼을 overdrive라고 부른다.

$V_{ov}$가 클수록 채널에 전자가 많아져 전류가 잘 흐른다. 아래 3D 모델에서 $V_{GS}$를 올리며 파란 채널이 두꺼워지는 것을 보자.

03Drain을 올리면 채널이 기울어진다

이제 drain 전압 $V_{DS}$를 올려 보자. Source 쪽은 그대로인데 drain 쪽은 전압이 높아진다. 그러면 drain 쪽에서는 gate와 채널 사이의 전압 차이가 줄어 채널이 얇아진다. 채널이 source에서 drain으로 갈수록 점점 가늘어지는 모양이 된다.

• $V_{DS}$가 작을 때(triode): 채널이 끝까지 이어져 있다. 저항처럼 동작해 $V_{DS}$에 비례해 전류가 는다.
• $V_{DS} \ge V_{ov}$일 때(포화): drain 끝에서 채널이 끊긴다(pinch-off). 이후로는 $V_{DS}$를 더 올려도 전류가 거의 늘지 않는다.

포화에서 전류가 거의 일정하다는 성질 덕분에 MOSFET은 전류원으로 쓰인다. column 끝의 bias 전류원(05장)이 바로 이 성질을 이용한다. 긴 채널 소자에서 흔히 쓰는 식은 다음과 같다.

04문턱 아래에서도 전류는 흐른다

$V_{GS}$가 $V_{th}$보다 낮으면 전류가 0일까? 아니다. 수도꼭지를 거의 잠가도 물이 조금씩 새듯, 문턱 아래에서도 작은 전류가 흐른다. 이 영역을 약반전(subthreshold, weak inversion)이라고 한다.

약반전 전류는 gate 전압에 지수적으로 변한다. 그래서 전류를 로그 축으로 그리면 직선이 된다. 전류를 10배 바꾸는 데 필요한 gate 전압은 실온에서 대략 70–100 mV다.

픽셀에서 이 영역은 생각보다 자주 나온다. "꺼진" reset 스위치를 통해 새는 전류, reset이 끝나 갈 때 FD가 아주 천천히 더 충전되는 현상이 모두 약반전 전류다.

05작은 변화를 다루는 세 숫자

회로에서 신호는 보통 큰 바탕(동작점) 위에 얹힌 작은 흔들림이다. 작은 흔들림만 볼 때는 소자를 세 개의 숫자로 요약한다.

• $g_m$(transconductance): gate 전압을 조금 바꿀 때 전류가 얼마나 바뀌나. 소자의 "증폭력"이다.
• $g_{mb}$: bulk(기판)와 source 사이 전압이 바뀔 때 전류가 얼마나 바뀌나. 아래 body effect에서 나온다.
• $g_{ds}$: drain 전압이 바뀔 때 전류가 얼마나 바뀌나. 포화에서는 작지만 0은 아니다.

포화에서 $g_m$은 다음처럼 쓸 수 있다. 세 식은 같은 값이다.

마지막 식이 특히 쓸모 있다. 같은 전류라면 $V_{ov}$를 작게 할수록 $g_m$이 커진다. 대신 $V_{ov}$를 줄이려면 소자를 넓게(W/L을 크게) 만들어야 하고, 그러면 용량이 커진다(03장). 약반전에서는 같은 전류로 얻을 수 있는 가장 큰 $g_m = I_D/(nV_T)$를 얻는다.

06Body effect: 바닥이 올라오면 문턱도 오른다

Source 전압이 bulk보다 높아지면 채널 아래의 공핍층이 두꺼워지고, 채널을 만들기가 더 어려워진다. 그래서 문턱전압이 올라간다. 이것이 body effect다.

Source가 신호에 따라 움직이는 source follower(05장)에서는 이 효과 때문에 출력이 입력을 덜 따라간다. 작은 신호에서는 $g_{mb} = \eta\,g_m$으로 나타나며 $\eta$는 대략 0.1–0.3이다.

07Finger: 넓은 소자를 나눠 그리기

넓은 transistor는 layout에서 여러 개의 가는 조각(finger)으로 나누어 그린다. finger가 NF개면 폭이 NF배인 소자 하나와 같다. 전류와 $g_m$은 finger마다 더해진다.

08온도가 바꾸는 것

온도가 오르면 문턱전압은 내려가고(대략 −1 ~ −3 mV/K), 전자의 이동도는 줄어든다. 두 효과는 전류에 반대 방향으로 작용한다. 약반전 전류는 온도에 훨씬 민감하다. 자세한 경향은 부록 A에서 다룬다.

01한 문장으로

용량은 물통의 바닥 넓이와 같다. 넓은 물통은 같은 양의 물을 부어도 수위가 조금만 오른다. 마찬가지로 용량이 크면 같은 전하를 넣어도 전압이 조금만 변한다.

readout 회로에서 용량은 거의 모든 것을 정한다. FD 용량은 전자 하나가 만드는 전압을 정하고(04장), column 배선 용량은 정착 시간을 정하며(06장), 스위치를 놓을 때 남는 무작위 전하는 kT/C로 정해진다(12장). 그런데 회로도에 커패시터 기호로 그려진 것은 일부일 뿐이다. 대부분은 transistor와 배선에 딸려 오는 기생 용량(parasitic capacitance)이다.

02용량은 상수가 아닐 수 있다

진짜 소자에서는 전하가 전압에 정확히 비례하지 않는다. 그래서 용량을 "전압을 조금 바꿀 때 필요한 전하"로 정의한다.

작은 신호에서는 지금 동작점에서의 $C(V)$를 쓰면 된다. 하지만 전압이 크게 움직이면 그 사이의 용량 변화를 다 더해야 한다. 이 차이는 04장(전자 수에 따라 변하는 변환 이득)과 08장(스위치를 끌 때의 전하)에서 다시 나온다.

03MOSFET 안의 용량

Gate 아래 산화막은 그 자체로 평행판 커패시터다. 면적이 $W \times L$이므로 gate 전체의 용량은 $WLC_{ox}$다. 흥미로운 점은 이 gate 전하가 어느 단자와 짝을 이루는지가 동작 영역에 따라 바뀐다는 것이다.

포화에서 drain 쪽 채널이 끊기면 drain 전압이 채널 전하를 거의 건드리지 못한다. 그래서 gate–drain 사이의 채널 용량이 사라진다. 아래 3D 모델에서 성분을 하나씩 켜고 $V_{DS}$를 움직여 보자.

04가장자리의 용량: overlap

Gate는 source와 drain 위로 살짝 겹쳐 있고, 가장자리에서는 전기장이 휘어져 나간다. 이 overlap·fringing 용량은 동작 영역과 거의 무관하게 항상 남는다. 작지만 gate와 drain을 직접 잇기 때문에 두 가지 현상의 통로가 된다.

• 스위치 gate가 움직일 때 옆 node로 전압이 튀는 clock feedthrough(08장)
• 증폭기의 입력과 출력 사이에서 용량이 커 보이는 Miller 효과(04장)

05접합 용량: 전압에 따라 변한다

Source·drain과 기판 사이의 pn 접합도 커패시터다. 역전압을 걸면 가운데의 공핍층(전하가 비어 있는 층)이 넓어진다. 판 사이가 벌어진 것과 같아서 용량이 줄어든다.

FD도 이런 확산 영역이라 접합 용량이 FD 용량의 큰 부분을 차지한다. 여기서 재미있는 일이 생긴다. 전자가 FD에 들어오면 FD 전압이 내려가고, 역전압이 줄어 용량이 조금 커진다. 그러면 다음 전자가 만드는 전압은 조금 작아진다. 신호가 클수록 변환이 살짝 둔해지는, 변환 비선형성의 한 원인이다.

06배선의 용량과 이웃 결합

금속 배선은 아래 기판과도, 옆 배선과도 용량으로 이어진다. 공정이 미세해질수록 배선이 높고 촘촘해져 옆 배선과의 결합이 커진다. 고정된 전원선과의 용량은 그냥 짐(부하)이지만, 두 신호선 사이의 용량은 한쪽이 움직일 때 다른 쪽을 끌고 가는 통로가 된다.

07추정과 추출

설계 초기(pre-layout)에는 아직 layout이 없어서 기생 용량을 소자 모델과 경험식으로 추정한다. Layout을 그린 뒤(post-layout)에는 추출 도구(PEX)가 실제 모양에서 배선의 저항·용량과 node 사이 결합을 계산해 회로에 붙인다.

• 추출 결과는 추출 조건(공정 조건, 온도, 어느 결합까지 남기는지)에 따라 달라진다.
• 소자 모델에 이미 있는 성분(접합, gate overlap)을 추출 도구가 또 넣으면 두 번 세는 셈이 된다. 무엇이 모델에서 왔고 무엇이 추출에서 왔는지 경계를 확인해야 한다.
• 추출 값이 있다고 정확도가 보증되는 것은 아니다. 측정이나 정밀 해석과 비교하는 단계가 따로 있다(부록 C).

01한 문장으로

Reset을 놓은 FD처럼 어디로도 전류가 흘러 나갈 길이 없는 node에서는 전하가 그대로 보존된다. 이 단순한 규칙 하나가 변환 이득, 전하 재분배, 용량성 결합, Miller 효과를 모두 설명한다.

02전자 하나는 몇 µV일까

FD에 전자 N개가 들어오면 전하 $-qN$이 추가된다. FD의 용량이 $C_{FD}$이면 전압이 이만큼 내려간다.

전자 하나가 만드는 전압을 변환 이득(conversion gain, CG)이라고 한다. 전자의 전하는 $q = 1.6\times10^{-19}$ C이므로, $C_{FD} = 1$ fF이면 전자 하나가 약 160 µV를 만든다. FD 뒤의 회로가 전압을 $A$배로 옮기면 출력에서 본 CG는 $A$를 곱한 값이다.

CG가 크면 좋은 점이 있다. 뒤쪽 회로의 noise가 같아도, 그것을 "전자 몇 개에 해당하는가"로 환산하면 작아진다. 그래서 어두운 장면을 잘 찍으려면 FD를 작게 만든다. 대신 같은 전압 범위에 담을 수 있는 전자 수가 줄어든다. 두 요구를 함께 맞추려고 상황에 따라 FD 용량을 바꾸는 dual conversion gain 구조가 쓰인다(소자 교재 FD 장).

03두 커패시터를 연결하면

전압이 다른 두 커패시터를 스위치로 연결해 보자. 물통 두 개를 관으로 잇는 것과 같다. 물(전하)은 그대로 있고 수위(전압)만 같아진다.

놀라운 점은 에너지는 보존되지 않는다는 것이다. 연결하는 동안 전류가 스위치를 지나며 열을 낸다. 잃는 에너지는 다음과 같고, 스위치 저항 값이 들어 있지 않다.

저항이 작으면 큰 전류가 짧게, 크면 작은 전류가 길게 흐를 뿐 잃는 양은 같다. 이 성질은 12장에서 "kT/C noise는 저항과 무관하다"는 결론으로 다시 만난다. FD에 추가 용량을 연결해 CG를 낮추는 동작, 스위치를 끌 때 채널의 전자가 양쪽으로 나뉘는 현상(08장)이 모두 전하 재분배다.

04옆에서 움직이면 따라 움직인다

떠 있는 node에 커패시터 하나가 연결되어 있고, 그 반대쪽이 $\Delta u$만큼 움직인다고 하자. node는 다른 용량들과 함께 그 움직임을 나눠 받는다.

$C_c$는 움직이는 쪽과 이어진 결합 용량, $C_{rest}$는 고정된 쪽으로 이어진 나머지 용량이다. Reset gate나 transfer gate가 움직일 때 FD 전압이 살짝 튀는 feedthrough가 바로 이 식이다.

05Miller 효과: 함께 움직이면 작아 보인다

커패시터 양쪽이 함께 움직이면 그 커패시터가 요구하는 전하가 달라진다. 입력과 출력 사이에 용량 $C$가 있고, 출력이 입력의 $A$배로 움직인다면, 입력에서 본 실효 용량은 이렇다.

Source follower의 $C_{gs}$가 좋은 예다. 이득이 $A = 0.85$라면 FD가 움직일 때 source도 0.85배 따라 움직인다. $C_{gs}$ 양 끝의 전압 차이는 15%밖에 변하지 않으니, FD가 보는 $C_{gs}$는 원래의 0.15배다. 반대로 이득이 음수인 반전 증폭기에서는 $1-A$가 1보다 커져 작은 용량이 크게 보인다. 흔히 말하는 Miller 증폭이다.

06떠 있는 node의 전압은 무엇이 정하나

Reset이 끝난 FD처럼 전류가 흐를 길이 없는 node에서는 "DC 동작점"을 구하는 방법이 달라진다. 오래 기다리면 커패시터 전류는 0이 되지만, 그것만으로는 전압이 정해지지 않는다. 그 node에 전하가 얼마나 남아 있는가가 함께 정해야 한다. 회로 시뮬레이터가 이런 node에 초기값을 요구하거나 아주 큰 저항으로 접지하는 것도 이 때문이다.

01한 문장으로

FD는 아주 작은 물통(수 fF)이고, column 배선은 아주 큰 물통(수 pF)이다. 둘을 그냥 이으면 FD의 신호가 큰 물통에 섞여 거의 사라진다(04장). Source follower(SF)는 FD의 수위를 보기만 하고, 그 수위를 큰 물통에 대신 만들어 주는 펌프다.

SF의 gate는 FD에 연결되어 전류를 거의 끌어가지 않는다. Source는 row select 스위치를 거쳐 column 배선으로 이어지고, column 끝의 전류원이 SF에 일정한 전류 $I_B$를 흘린다.

02출력은 입력보다 한 계단 아래

전류원이 $I_B$를 흘리면, SF는 그 전류를 흘리는 데 필요한 만큼의 gate–source 전압을 스스로 맞춘다. 포화 영역의 식(02장)에서 그 전압을 구하면 출력은 이렇게 된다.

출력은 입력을 따라 움직이되, 항상 $V_{th} + V_{ov}$만큼 아래에 있다. 그래서 이름이 "따라가는 것"(follower)이다.

03왜 기울기가 1보다 작을까

Bulk가 접지에 있으면, 출력(source)이 올라갈수록 source–bulk 전압이 커진다. 그러면 body effect(02장)로 문턱전압이 올라가고, 출력이 덜 올라간다. 그래서 입력을 1 V 올려도 출력은 0.8–0.9 V 정도만 오른다.

작은 신호에서 이 기울기, 곧 전압 이득은 다음과 같다.

$\eta = g_{mb}/g_m$이 0.2라면 이득은 약 0.83이다. Bulk를 source에 묶을 수 있으면 body effect가 사라져 이득이 1에 가까워지지만, 픽셀에서는 면적 때문에 보통 그렇게 하지 않는다.

04출력이 쓸 수 있는 범위

SF 출력의 전압 범위는 양쪽에서 막힌다.

• 아래쪽: 전류원도 transistor다. 전류원으로 동작하려면 자신도 포화에 있어야 한다. 출력이 너무 내려가면 전류원이 전류를 유지하지 못해 SF 식이 깨진다. 시뮬레이터의 "부하 compliance"가 이 한계다.
• 위쪽: 입력(FD)이 가장 높을 때는 reset 직후다. SF의 drain–source 전압이 너무 작아지면 SF가 triode로 들어가 이득이 떨어진다.

신호는 reset 값에서 아래로 내려가므로, reset 값이 너무 높으면 위쪽에서, 신호가 너무 크면 아래쪽에서 범위를 벗어난다.

05내려갈 때와 올라갈 때가 다르다

작은 신호 모델은 작은 움직임에만 맞는다. 입력이 크게 떨어지면 SF가 잠깐 꺼지고, 출력은 전류원이 column 용량을 빼내는 속도 $I_B/C_{col}$로만 내려간다. 이것을 slew라고 한다. 반대로 입력이 오를 때는 SF가 큰 전류를 내므로 빨리 따라간다. 그래서 같은 크기의 변화라도 내려갈 때 더 오래 걸릴 수 있다(07장).

06여러 follower가 한 줄을 나눌 때

여러 SF가 같은 column과 전류원을 나눠 쓰도록 연결되기도 한다. 모든 SF가 같고 입력도 같으면 전류가 똑같이 나뉘어 하나의 큰 SF처럼 동작한다(02장 finger와 같은 원리).

입력이나 소자가 다르면 이야기가 달라진다. 각 SF의 전류 식과 공통 출력의 전류 합(KCL)을 함께 풀어야 하고, "전류를 개수로 나눈다"는 단순한 규칙이 성립하지 않는다. 극단적으로는 입력이 가장 높은 SF가 출력을 끌어올리고 나머지는 거의 꺼진다.